半導體業界這幾年有個很尷尬的問題：摩爾定律是不是真的撞牆了？每次新製程發布，數字上的微縮越來越小，但實際用起來的效能提升，卻常常讓人無感。不過，英特爾在2026年6月「VLSI技術與電路研討會」上發表的那篇同儕審查論文，倒是給了一個讓人無法忽視的答案。
根據半導體研究機構The Futurum Group的最新報告，英特爾下一代資料中心伺服器處理器Diamond Rapids，將正式搭載intel 18A-P製程。這不是實驗室裡跑出來的漂亮曲線，而是在數千片晶圓、約六萬顆量產晶粒上實測出來的結果。說真的，當一家公司敢拿量產數據來談技術突破，而不是丟一堆模擬數字，這本身就已經說明了一些事情。
效能提升的真相：低電壓下的30％是怎麼來的？
先來看最關鍵的數字：在0.5V低電壓運作下，GAA-BSPD核心比同級FinFET核心的工作頻率提升了30％。這個數字背後的邏輯其實很直接——低電壓環境下，晶片設計百分之百被電晶體性能卡住，而英特爾的RibbonFET（環繞式閘極電晶體）加上PowerVia（背面供電）剛好打在痛點上。
RibbonFET讓閘極從四面環繞通道，臨界電壓可以更精細地調降；PowerVia則是把供電網路移到晶圓背面，IR drop電壓降大幅減少。兩者加起來，幾乎是一比一地把電晶體的增益直接轉換成核心頻率提升。這不是什麼神奇的物理突破，而是把兩個早就被討論多年的技術，真正在量產層級上磨合成功。
引用自英特爾於VLSI研討會發表的論文數據：「在0.5V低電壓運作下，相較於同級FinFET核心，GAA-BSPD核心在相同電壓下實現了高達30％的工作頻率提升。此數據基於intel 18A製程的首款產品Core Ultra 3系列（代號Panther Lake），在數千片晶圓與約6萬顆量產晶粒上實測得出。」
不過，話說回來，資料中心處理器不會只跑在低電壓。在高電壓下（0.95V和1.1V），GAA-BSPD的頻率提升幅度分別是7.5％與5.0％。這數字雖然沒有30％那麼驚人，但對資料中心那種全年無休的運作場景來說，每一分頻率提升都直接反映在吞吐量和能耗上。
四個關鍵槓桿：英特爾這次不是只靠一招
如果以為18A-P只有GAA加背面供電，那就太小看英特爾了。為了突破高電壓下的導線延遲限制，他們還搬出了四項設計槓桿，每一項都是在量產上已經驗證過的實戰工具：
- PowerVia背面供電：動態電壓突降降低約十倍，換算下來可以提升5％到6％的頻率，或是省下超過15％的動態功耗。這已經在18A和18A-P上量產。
- 額外兩層粗節距金屬層：在金屬棧頂部加入低電阻導線，減少RC延遲。1.1V下提升3％頻率，0.65V下提升2％，同時減少2％功耗。
- 鍵合氧化層散熱：高功率運作下散熱效能提升約40％，這對維持持續頻率成長非常關鍵。
- 功率提升（Power boost）：利用PowerVia實現正面與背面直接接觸，加速電流進出，這是18A-P特有的強化技術。
這四項技術加在一起，形成了一個從供電、訊號傳輸到散熱的完整優化迴路。有趣的是，這些都不是什麼天馬行空的新發明，而是把原本分散在不同領域的技術，第一次在一個製程節點上全部兜起來。
Diamond Rapids的產品設計：不只是製程展示
技術最終還是要看產品。Diamond Rapids作為英特爾下一代伺服器處理器，有幾個設計特點值得注意。
首先，核心數量比前代Xeon 6多出50％。英特爾把先前Xeon 6+高效率核心累積的每瓦效能增益，全部灌到Diamond Rapids的效能核心上。這等於是在告訴市場：我們不再玩大小核的妥協遊戲，而是直接拉高天花板。
其次，記憶體頻寬直接翻倍，並且全面支援PCIe Gen 6。這很明顯是為了AI工作負載鋪路——大型語言模型和推論任務對頻寬的飢渴，已經不是前幾代架構能夠應付的。
再者，英特爾把I/O模組移到封裝中央，讓每個核心都擁有均勻的記憶體存取延遲。這個Scalable SOC架構設計，試圖解決AI和高效能運算中長期存在的頻寬與延遲瓶頸。簡單說，就是不要讓某個核心因為離I/O太遠而變成效能瓶頸。
從產業面來看，英特爾這次的技術布局有一個很深的意涵：他們不再只是追趕製程節點，而是開始定義「資料中心處理器的系統級架構」。GAA和背面供電的結合只是一個開端，後續釕金屬互連和3D垂直邏輯堆疊的導入，才是真正拉開與競爭者距離的關鍵。對資料中心營運商來說，2026年到2027年會是一個非常關鍵的評估期——你要押注在已經在量產上驗證過的技術路線，還是等待更遠期的理論突破？我想，多數人會選擇前者。
—《數位時代》資深編輯 林宏文
還沒結束：釕金屬與3D堆疊才是下一個戰場
英特爾在論文中也展示了減除法釕金屬互連搭配空氣間隙技術，能比傳統銅導線降低約35％的電容。釕金屬在極小間距下能維持電阻線性，解決了銅因晶界效應電阻飆升的老問題。此外，3D垂直邏輯堆疊的研發也正在進行中，讓訊號透過垂直短跳躍傳輸，取代冗長的平面佈線。
這兩個技術目前還在研發階段，但已經點出了未來的方向：當平面微縮越來越困難，往垂直方向發展幾乎是唯一解。FinFET經歷了四個世代才走到極限，GAA和背面供電的組合才剛剛開始，接下來的演進曲線值得觀察。
資料中心採購決策者的三個思考方向
如果你負責資料中心的硬體採購或架構規劃，這篇論文的數據至少給了你三個具體的評估維度：
- 功耗與效能的取捨點：18A-P在低電壓下的30％頻率提升，代表在節能模式下可以換到非常可觀的運算密度提升。如果你的工作負載有很大一部分跑在低利用率時段，這會是一個明顯的優勢。
- 高電壓場景的實際增益：5％到7.5％的高電壓頻率提升雖然不算爆炸性成長，但如果搭配記憶體頻寬翻倍和均勻延遲架構，整體系統效能的提升可能會被放大。
- 技術路線的長期承諾：英特爾已經明確展示了從18A到18A-P的演進路徑，以及後續釕金屬和3D堆疊的規劃。這代表Diamond Rapids不是一個孤立的產品，而是一條可預期持續升級的技術路線。
當然，競爭對手不會坐以待斃。接下來的幾個季度，我們很可能會看到更多關於先進封裝和異質整合的技術發布。但至少到目前為止，英特爾在x86架構上把GAA和背面供電成功量產這件事，確實為資料中心市場畫出了一條新的效能標竿。
本文改寫整理自公開新聞來源，原始報導由科技新報發布。
常見問題 FAQ
英特爾18A-P製程的效能提升主要來自哪些技術？
主要來自RibbonFET環繞式閘極電晶體與PowerVia背面供電的組合，再加上額外金屬層、散熱優化和功率提升等四項輔助技術，在低電壓下可達30％頻率提升。
Diamond Rapids處理器何時會正式推出？
根據英特爾的產品藍圖，Diamond Rapids預計在2026年至2027年間陸續推出，實際上市時間取決於量產進度和客戶驗證時程，建議關注英特爾官方後續發布。
Diamond Rapids與前代Xeon 6的主要差異是什麼？
核心數增加50％、記憶體頻寬翻倍、全面支援PCIe Gen 6，並採用均勻記憶體延遲架構，同時製程從Intel 3升級至intel 18A-P，是架構與製程的雙重升級。
※ 此篇文章由 AI 改寫或生成，內容僅供參考，可能存在錯誤或不準確之處。
