一句話總結：NVIDIA推出的Vera CPU專為代理式AI設計，強調單執行緒效能、高記憶體頻寬與可預期的併行情況延遲，將於2026下半年正式亮相。
核心要點
- NVIDIA於2023年7月21日釋出Vera CPU白皮書，介紹其為代理式AI量身打造的獨特設計。
- Vera CPU基於Arm指令集的Olympus架構，強調單執行緒效能、記憶體頻寬與可預期的併行情況延遲。
- Olympus架構的四大模組包括前端、中核、執行引擎與快取子系統，共同提升IPC效率。
- Vera CPU引入創新的空間多執行緒技術，能根據實際需求靈活調整單執行緒與多執行緒模式。
- NVIDIA SCF（Scalable Coherency Fabric）提供高頻寬的晶片統一架構，降低跨多晶片的複雜性。
- Vera CPU支援先進的I/O標準，包括PCIe 6.4與CXL 3.1，並具備機密運算能力。
從產業面來看
代理式AI的崛起對資料中心的CPU提出了全新的挑戰。NVIDIA的Vera CPU正是為了應對這些挑戰而生，其強大的單執行緒效能和靈活的多執行緒設計，為未來的AI應用提供了堅實的基礎。此外，NVIDIA SCF的引入，更是解決了多晶片系統中常見的效能波動問題，使得Vera CPU在大型AI系統中表現更加出色。
代理式AI的關鍵需求
NVIDIA強調Vera CPU專門為代理式AI設計，需具備四項核心特質：在插槽全負載情況下保有強大的單執行緒效能、每個核心擁有充裕的記憶體頻寬、可預期的併行情況延遲、高效處理不規則控制流與指標密集型資料結構。
Vera CPU基於NVIDIA的Olympus架構，從底層開始就以最大化IPC為目標，具備出色的單執行緒性能、寬指令集吞吐量、深度亂序執行與先進記憶體加速。
前端設計：確保大型、分支密集型軟體的指令供應
Olympus架構的前端設計旨在確保核心在大型、分支密集型軟體中獲得所需的指令。通過先進的分支預測、高頻寬指令解取與10路解碼引擎，Olympus能夠在每個周期向核心提供更多的指令。
其核心技術包括一個神經分支預測器，能提高對複雜分支模式的預測精準度，降低錯誤路徑執行，並支持每周期最多執行兩個分支，維持控制流程吞吐量。
中核設計：挖掘並加速代理式AI流程
Olympus的中核專門為挖掘與加速代理式AI流程中的隱藏並行性而設計。通過強大的重新命名與分配引擎，將假碼後的指令映射至物理資源，並利用大容量重新排序緩衝區與豐富的物理暫存器容量，確保更多指令可持續執行。
這種設計能打破記憶體重命名、數值預測與關鍵路徑加速等依賴關係，減少因指標密集性程式碼、串行記憶體操作與長依賴鍊造成的停頓。
執行引擎：高效處理多種資源
Olympus的執行引擎能以高效率方式執行豐富的指令，涵蓋整數、分支、向量、浮點、加密、載入及儲存等多種資源。前大的後端與深度亂序執行能力提供支援，使Olympus架構有效處理分支密集型軟體、量化資料處理、AI預處理、加密、壓縮、分析與記憶體密集型負載。
傳統x86 CPU通常通過提升時脈來提高單執行緒回應速度，但在代理式AI應用中，IPC更顯重要。Olympus的執行引擎專門為這些需求設計，提升IPC效率，增強非規則軟體路徑的單執行緒效能。
快取子系統：解決傳統快取架構的停頓問題
Olympus的快取子系統旨在解決代理應用中無法完全置入快取的資料結構引起的停頓，包括執行時物件、檢索索引、工具狀態、圖結構、稀疏資料、資料庫與環境記憶體。
其深層快取結構、記憶體消岐與多個硬體預取引擎，包括圖預取器，共同提升記憶體等級的併行性，解決代理、圖分析、資料處理負載等等待不規則記憶體存取時間，釋出更多處理關鍵任務的時間。
創新空間多執行緒技術
Vera CPU的最大特色是引入創新的空間多執行緒技術，使Olympus核心能在需要最大單執行緒時作為高吞吐量的單執行緒核心執行任務，需要高執行緒密度時則作為兩個獨立的執行緒。
這種設計避免了傳統多執行緒技術中資源爭奪的問題，特別是在需要密集單執行緒效能的代理式AI應用中，能大幅提升效能。
高效能平台：NVIDIA SCF與記憶體模組
NVIDIA SCF（Scalable Coherency Fabric）作為Vera CPU的通訊骨幹，提供高達3.4TB/s的雙向頻寬，並整合164MB的統一L3快取，降低跨多晶片的複雜性，改善快取共享並維持CPU的一致性。
Vera CPU搭配基於LPDDR5X的SOCAMM2記憶體模組，提供高達1.2TB/s的總頻寬，每個核心達14GB/s的頻寬，降低能耗並提供高頻寬，確保Vera在高併行運算環境中高效運作。
先進I/O
※ 此篇文章由 AI 改寫或生成，內容僅供參考，可能存在錯誤或不準確之處。
本文改寫整理自公開新聞來源，原始報導由癮科技發布。
