關鍵數字：三星宣稱下一代zHBM方案能帶來70%能源效率提升、DRAM頻寬增加230%，每個DRAM模組最多可節省100W功耗——這對一座AI資料中心來說，省下的電費恐怕是千萬級別。
Hot Chips 2026這場年度半導體盛會，今年有個明顯的關鍵字：HBM的下一步怎麼走。三星DRAM設計團隊成員Sangwook Han端出的技術藍圖，直接把HBM的演進切成三個階段，從客製化Base Die釋放面積，到擴充記憶體容量，最後直指zHBM 3D整合。說白話一點：三星想把HBM從「記憶體配角」變成「AI晶片的核心夥伴」。
📊 HBM技術演進三階段總覽
在進入細節之前，先搞清楚三星這條路線圖到底在說什麼。HBM的基本架構包含Core Die（核心晶片）和Base Die（基礎晶片），Core Die負責記憶體單元，Base Die則位於堆疊底部處理各項DRAM功能。目前Core Die最多可堆疊16層。三星的三階段進化，全部圍繞著Base Die做文章：
有趣的是，這三階段不是單純的技術升級，背後藏著三星對AI加速器架構的顛覆性思考——與其讓HBM當個乖乖送資料的周邊，不如讓它直接參與運算。
第一階段：客製化HBM，把xPU的面積「偷」回來
三星現階段的主力戰場，是客製化HBM。標準HBM的Base Die只負責基本資料與測試路徑功能，但三星用先進邏輯製程，在Base Die裡面整合了類似SoC的功能，同時共用標準Core Die堆疊。
這招高明在哪？三星想把原本放在AI晶片xPU（包含CPU、GPU、NPU等）裡面的部分功能，搬到Base Die去做。因為Base Die本身就是邏輯晶片，這件事做得來。而xPU省下來的晶片面積，可以拿去增加更多AI運算單元。換句話說，同樣一顆晶片的面積，能塞進更強的運算力。
數據顯示，三星HBM4已經導入D2D PHY，取代傳統HBM PHY。這東西的價值在於縮短HBM與xPU之間的資料傳輸路徑，直接降低介面電路面積與資料傳輸功耗。不過，從HBM4邁向HBM5的過程中，三星也坦承出現了「局部熱點」問題。為此，他們推出HPB技術（熱傳導路徑區塊），號稱能將峰值溫度降低超過35%，並涵蓋50%的PHY區域。
講句實在的，散熱問題一直是HBM堆疊的緊箍咒。HPB能不能真的壓住熱點，會是HBM5能否量產的關鍵變數。
第二階段：Base Die的閒置空間，變身記憶體擴充區
到了第二階段，三星打得算盤更精。隨著AI大模型上下文視窗急劇擴大，KV快取（儲存注意力機制的關鍵數值）需求容量也大幅增加。這時候，Base Die上面還有閒置空間——對，就是第一階段做完之後剩下的空間。
三星打算在這些閒置空間裡，整合記憶體擴充控制器與PHY，進一步擴充記憶體容量。這個思路其實很務實：與其讓Base Die空著，不如拿來解決AI模型對記憶體容量的飢渴。尤其當模型參數動輒數千億，KV快取的容量壓力只會愈來愈大，這條路看起來非走不可。
編輯觀點：三星這張藍圖，與SK海力士先前揭露的路線其實英雄所見略同——兩家都瞄準3D堆疊架構，想把HBM直接疊在AI加速器上。但三星的差異化在於「分階段落地」的務實態度。第一階段的客製化HBM已經有HBM4撐場，第二階段的容量擴充瞄準AI模型痛點，第三階段的zHBM則是一個5到10年的長期願景。對一般讀者來說，你可能會覺得「zHBM關我什麼事？」——但當你用的AI服務回應變快、電費沒漲，背後就是這些技術在撐。三星這次把路線攤開來講，對產業供應鏈來說，其實是給了明確的投資與研發方向。
第三階段：zHBM來了，3D堆疊的終極戰
第三階段才是真正的大絕——三星正在開發「zHBM」方案，把HBM直接垂直堆疊在XPU上方。這不只是省面積而已，還省去了傳統2.5D封裝所需的中介層（Interposer）。少了中介層，代表訊號傳輸路徑更短、功耗更低。
zHBM採用分散式I/O（Distributed I/O）架構，縮短HBM堆疊內部的資料傳輸距離。3D結構消除了傳統2D介面，功耗降低主要來自I/O功耗下降，加上架構最佳化移除SerDes，避免不必要的功耗累積。說穿了，就是把所有會浪費電的環節一個個拔掉。
來看具體數字：與標準HBM4E堆疊相比，三星宣稱zHBM可帶來70%能源效率提升、DRAM頻寬增加230%，每個DRAM模組最多可節省100W功耗。以一個配置4組zHBM堆疊的GPU為例，XPU還能額外獲得8.3%的功耗空間——這對資料中心營運商來說，等於每顆GPU能多擠出一點運算效能，長期累積的營運成本差距非常可觀。
為了實現zHBM，三星正在開發WoW（晶圓對晶圓）與HCB（混合立方鍵合）等先進封裝技術，目標是實現超高I/O密度，最終打造整合式SoC-DRAM架構。講白話：以後記憶體和運算晶片之間的界線會愈來愈模糊，你中有我、我中有你。
數據告訴我們什麼？
把三星公布的數字攤開來看，有幾個趨勢值得深思。第一，「省電」已經和「效能」並列為HBM開發的第一優先順序。100W的單模組節電量，對比HBM4E的功耗基數，這個幅度已經不是小幅優化，而是架構級的翻新。第二，封裝技術決定勝負。三星同時押注WoW與HCB兩條路線，顯示他們很清楚：HBM的未來不在DRAM本身，而在怎麼把DRAM和邏輯晶片「黏在一起」。
話說回來，三星這次在Hot Chips 2026揭露的藍圖，其實也透露了一個現實：摩爾定律在記憶體領域已經轉彎。過去我們追求的是「更小的製程節點」，現在HBM的路徑是「更聰明的堆疊架構」。對台灣的半導體供應鏈來說，這意味著先進封裝的價值將愈來愈高——誰能掌握3D堆疊的良率與散熱，誰就能在接下來的AI軍備競賽中拿到門票。
最後說點實在的。如果你手上正在評估AI伺服器採購，zHBM的效益數字絕對值得列入三年後的換機參考。但現階段HBM4到HBM5的過渡期，真正該關注的是第一階段客製化HBM的落地情況——因為它決定了xPU的實際運算面積能增加多少，而那才是你今天能感受到的效能差別。
三星的zHBM願景很性感，但從技術藍圖到量產，中間的散熱、良率、成本考驗還很長。不過可以確定的是，HBM的「3D化」已經不是選項，而是必然。這場記憶體與邏輯晶片的整合大戰，才剛剛揭開序幕。
本文改寫整理自公開新聞來源，原始報導由科技新報發布。
常見問題 FAQ
zHBM跟現在的HBM有什麼不一樣？
最大的差別在於「3D垂直堆疊」。現在的HBM是2.5D封裝，透過中介層連接XPU；zHBM直接把HBM堆疊在XPU正上方，省去中介層，縮短傳輸距離，能源效率提升70%、頻寬增加230%。
三星zHBM什麼時候會量產？
三星在Hot Chips 2026公布的仍是技術藍圖，zHBM被定位為第三階段長期目標，業界預估需要5到10年才能進入量產。短期內HBM4到HBM5的演進仍會先聚焦在第一、二階段的客製化與容量擴充。
zHBM的散熱問題怎麼解決？
三星同步開發WoW（晶圓對晶圓）與HCB（混合立方鍵合）先進封裝技術，加上HPB熱傳導路徑區塊設計，宣稱可將峰值溫度降低超過35%。但實際量產後的散熱表現，仍是產業密切關注的焦點。
zHBM對AI運算的幫助具體是什麼？
zHBM能讓AI加速器（GPU/NPU）獲得額外8.3%的功耗空間，同時每個DRAM模組節省100W功耗。這代表同一顆晶片能跑更大的AI模型、或相同模型下消耗更少電力，對資料中心的營運成本影響巨大。
三星zHBM跟SK海力士的3D HBM有什麼不同？
兩家目標一致，都是朝3D堆疊發展。但三星在藍圖中明確分為三個階段，從客製化HBM、容量擴充到最終zHBM整合，強調循序漸進的技術落地路徑；SK海力士則更聚焦在先進封裝與TSV數量翻倍的短期規劃。
※ 此篇文章由 AI 改寫或生成，內容僅供參考，可能存在錯誤或不準確之處。
