一句話總結：英特爾與 Cadence 的 AI 驅動設計流程獲得 Intel 14A 與 18A-P 製程雙認證，加速晶片設計與製造。
核心要點
- Cadence 的 AI 驅動工具鏈已通過 Intel 18A-P 與 14A 製程認證。
- 這些工具涵蓋從合成到可靠度驗證的完整流程，針對 Intel PDK 調校。
- 雙方共同開發支援 EMIB 與 EMIB-T 的先進封裝參考設計流程。
- 認證工具鏈可加速 AI、HPC 與行動 SoC 的部署。
- Intel 18A 與 14A 製程已進行介面與記憶體 IP 的矽驗證。
英特爾與 Cadence 的戰略聯盟
英特爾與 Cadence 於 27 日宣布，Cadence 旗下的 AI 驅動數位與客製化參考流程、工具與解決方案，已正式通過 Intel 18A-P 與 14A 製程認證。這項認證建立在英特爾最新製程設計套件（PDK）之上，雙方的合作再次深化了先進製程生態系的整合。
此次獲得認證的流程包括 Cadence 的完整 AI 驅動實作、驗證與簽核工具鏈，如合成、布局繞線、時序與功耗簽核、實體驗證、可靠度驗證，以及類比／客製化設計等環節。這些工具已針對 Intel 18A-P 與 14A 的 PDK 進行調校，旨在讓晶片設計團隊能以更接近量產的方式，快速導入英特爾先進節點。
先進封裝技術的突破
雙方還共同開發了支援英特爾嵌入式多晶片互連橋接技術 EMIB 與 EMIB-T 的先進封裝參考設計流程。這套流程可減少資料轉換步驟，支援多晶片架構的並行設計，並能在早期進行熱效應、訊號完整性與電源完整性分析，降低複雜多晶片整合的設計門檻。
從產業面來看，英特爾與 Cadence 的合作不僅加速了 AI 設計流程的成熟，還為晶片製造提供了更強大的技術支持。這對於推動雲端 AI 加速器、邊緣運算與高階行動裝置等市場具有重要意義。
應用前景廣闊
這套經認證的工具鏈被定位為可協助客戶更快部署 AI、高效能運算（HPC）與行動 SoC 等產品。英特爾與 Cadence 已在 Intel 18A 製程上完成介面與記憶體 IP 的矽驗證，顯示相容性已獲實際驗證；而採用 RibbonFET 2 與 PowerDirect 技術的 Intel 14A，則被視為下一階段重點，預期可在相同功耗下帶來更佳效能。
這些技術的應用範圍廣泛，包括雲端 AI 加速器、邊緣運算與高階行動裝置等市場。這將有助於英特爾在先進製程領域挑戰台積電（TSMC）的領先地位。
一句話結論
英特爾與 Cadence 的合作不僅提升了 AI 設計流程的效率，還為晶片製造提供了全面的技術支持，未來在 AI、HPC 與行動 SoC 等領域將有更廣闊的應用前景。
行動呼籲
面對英特爾與 Cadence 的強強聯手，您是否看好這兩家公司在 AI 設計流程上的未來發展？歡迎在下方留言分享您的看法，並點擊「讚」支持我們的深度報道。
本文改寫整理自公開新聞來源，原始報導由科技新報發布。
常見問題 FAQ
英特爾與 Cadence 的合作主要涉及哪些技術？
主要涉及 AI 驅動的數位與客製化參考流程、工具與解決方案，包括合成、布局繞線、時序與功耗簽核、實體驗證、可靠度驗證，以及類比／客製化設計等環節。
認證的製程有哪些？
認證的製程包括 Intel 18A-P 與 14A 製程。
這套工具鏈的主要應用領域是什麼？
這套工具鏈主要應用於 AI、高效能運算（HPC）與行動 SoC 等產品的開發。
※ 此篇文章由 AI 改寫或生成，內容僅供參考，可能存在錯誤或不準確之處。
